Diferencias

Muestra las diferencias entre dos versiones de la página.

--- entrada_salida [2020/03/18 05:07] – creado fernando
+++ entrada_salida [2020/04/30 21:26] (actual) – mariano
@@ Línea 26: / Línea 26: @@
 Esta implementación trae como ventaja que la CPU ya no interviene en la transferencia de datos, ya que permite a dispositivos de diferentes velocidades comunicarse sin someter a la CPU a una carga masiva de interrupciones pero trae como desventaja que deben implementarse mecanismos para invalidar la cache del procesador ya que si la cache contiene un dato que un dispositivo de E/S esta actualizando en la memoria principal, el dato que esta en la cache paso a ser incorrecto.
+{{:untitled.png?800|}}
+===== Tipos de implementaciones de bus =====
+==== Bus único ====
+{{:bus_unico_simple.png?800|}}
+Tener en cuenta que el diagrama esta simplificado ya que el bus esta compuesto por el bus de datos, de direcciones y de control
+{{:bus_unico.png?800|}}
+==== Bus por jerarquías ====
+{{:bus_con_jerarquias.png?800|}}
+{{:buses-13-638.jpg?800|}}
+----
+ --- //[[fvelcic@gmail.com|Fernando Velcic]]//
+[[oc1|Volver]]

× iphelper toolbox

you see this when javscript or css is not working correct

Untested

Wiki Sistemas